This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

STORAGE DEVICE

Patent Number: JP2001051896 Publication date: 2001-02-23

Inventor(s): IGUCHI SHINYA; TAMURA TAKAYUKI; KATAYAMA KUNIHIRO; NAKAMURA

KAZUO

Applicant(s): HITACHI LTD
Requested Patent: JP2001051896

Application

Number: JP19990221398 19990804

Priority Number(s):

IPC Classification: G06F12/06; G06F3/08; G06F12/00; G06F12/02; G06F12/08

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To make fast the transfer of data between a buffer and a flash memory by inputting and outputting data to and from a memory module at higher speed.

SOLUTION: The memory module 4 is constituted by connecting the buffer 3 to flash memories 2 by a bus 9. The memory modules 4 are connected to a controller module 1 by an internal bus 8 to constitute an auxiliary storage device 5. A host system 6 sends a request to access data to the auxiliary storage device 5 through a bus 7. The controller module 1 sends an indication to multiple memory modules 4 at the same time to send and receive data to and from the flash memories 2 in parallel through the buffer 3.

Data supplied from the esp@cenet database - I2



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出額公開番号 特開2001-51896 (P2001-51896A)

(43)公開日 平成13年2月23日(2001.2.23)

式会社日立製作所システム開発研究所内

(51) Int.CL'		裁別配号	FI				デーマコート"(参考)		
G06F	12/06	5 2 5		GO	8F 1	2/06 3/08		5 2 5 A H	5B005 5B060
	3/08								
	12/00	560			1	2/00		560B	5B065
	12/02	5 6 0			12/02 12/08		560C		
	12/08						, D		
			套垄商求	來簡求	桥求明	日の数8	OL	(全 16 頁)	最終質に続く
(21)出颗番号		特額平11-221398	and a second constitution of the second constitu	(71)	(71)出頭人 000005108 株式会社日立製作所				
(22) 出顧日		平成11年8月4日(1999.8.			來次都	B-F-PE	区神田駿河台	阿丁目6都地	
				(72)発明者 井口 慎也 村奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内					
				(72)	発明者		隆之 県川崎	市麻生区王智	1寺1099番地 株


· (74)代組入 100078134

最終質に続く

配值装置 (54) [発明の名称] (57) 【要约】

【課題】 メモリモジュールに対するデータの入出力を 高速化し、バッファとフラッシュメモリとの間のデータ の転送を高速化する.

【解決手段】 棋数のフラッシュメモリ2に対してパッ ファ3をバス8で接続してメモリモジュール4を構成する。このメモリモジュール4を複数個内部バス8でコン トローラモジュール 1 に接続して補助配憶装置5を構成 する。ホストシステム 6は、パス7を介して補助配接装 置きにデータのアクセスの要求を出す。コントローラモ ジュール1は、同時に複数のメモリモジュール4に対し て指示を出し、並列にバッファ3を介してフラッシュメ モリ2とのデータの選受を行う。



升理士 武 副次郎

【特許請求の範囲】

[請求項 1:] フラッシュメモリを使用して構成する記憶装置において、複数のフラッシュメモリ及びデータを一時的に保持するための揮発性メモリを用いたバッファ1:個から構成されるメモリモジュールと、該メモリモジュールの複数個及びそれらを制御するためのコントロールモジュール1個とから構成したことを特徴とする記憶

【請求項 2】 前記メモリモジュールは、フラッシュメモリから子の次に読み込まれると子測されるデータを読み出し、バッファへ転送する先読みを行う手段を有することを特徴とずる請求項 1記載の記憶装置。

「職求項 3】 前記複数のフラッシュメモリとバッファとは、複数系統のチータバス及び信号バスにより接続されており、前記複数のフラッシュメモリは、並列に動作してバッファとの間でデータの投受を行うことを特徴とずる諸求項 1記載の記憶装置。

【請求項 4】 前記コントローラモジュールと複数のメモリモジュールとは、複数系統のデータバス及び信号バスにより接続されており、前記複数のメモリモジュールは、並列に動作してコントローラモジュールとの間でデータの授受を行うことを特徴とする請求項 1記載の記憶経濟

(諸求項 5) コントローラモジュールからメモリモジュールにデータの読み出し要求があった場合、前記メモリモジュールは、要求されているデータがメモリモジュールのバッファに存在するかどうかを判定し、存在すればバッファ内のデータを転送し、そうでなければフラッシュメモリからデータを読み出して転送することを特徴とする諸求項 1記載の記憶装置。

【請求項 5】 前記メモリモジュールは、ブラッシュメモリからデータを読み出してコントローラモジュールに 転送した後、後続するデータの先読みすることを特徴と する請求項 5記載の記憶装置。

【請求項 7】 コントローラモジュールからメモリモジュールにデータの書き込み要求があった場合、前記メモリモジュールは、メモリモジュール内のパッファに書き込みデータを保存するための領域を確保し、パッファ内に書き込みデータを一時的に保存し、その後、パッファ内に書き込んだデータをフラッシュメモリへ書き込むことを特徴とする請求項 1 記載の記憶装置。

(請求項 8) コントローラモジュールは、メモリモジュールの各種ステータスを読み出して保持し、メモリモジュールの状態を管理する機能を有することを特徴とする請求項 1 記載の記憶装置。

りを用いた記憶装置に関する。

[8000]

【従来の技術】一般に、フラッシュメモリは、電気的に消去、書き込みが可能な不揮発性メモリであり、これを用いた補助記憶装置が多数開発されてきた。フラッシュメモリは、構造上、フラッシュメモリ内のメモリへの書き込み速度が低速となる。一方、データの読み出しに関しては、2値のフラッシュメモリの場合、メモリセルの値の検出方法がSRAM等の揮発性半導体メモリと同様である。この2値のメモリセルの値を対した法は、1つのセンスアンプで関値とメモリセルの値をの比較を行うというものであるので、データの読み出し速度は高速である。

【0003】しかし、フラッシュメモリの大容量化を進めていくためには、フラッシュメモリの多値化が必要である。多値化とは、メモリセルの電荷量の変化を4段階以上にすることにより、1つのメモリセルに2ビット以上を表現させることである。多値のフラッシュメモリは、メモリセルの値が4値以上になるため、メモリセルの値を検出するために複数の関値を設定して比較を行う必要がある。通常、複数の関値とメモリセルの値とを行う時に比較することは難しいので、何段階がに分けて原次比較を行っている。従って、この場合のデータの読み出し速度はSRAM等と比較して低速となってしまう。

【0004】 前述したようなフラッシュメモリの動作速度が低速であることを捕うため、フラッシュメモリを用いた補助記憶装置は、バッファメモリ(以下、単にバッファという)を搭載するのが一般的である。しかし、バッファには、過去のアクセスにより読み出したデータが保存されるだけであるので、今までアクセスされなかった領域のデータ転送要求がきた場合、その都度フラッシュメモリより読み出しが行われることになる。

【0005】このようなパッファを備えた従来技術として、例えば、特開平6-124175号公報等に記載された技術が知られている。この従来技術は、フラッシュメモリーのは、アレイ(メモリモジュール)に分けて操作するというものである。しかし、この従来技術のものは、パッファとメモリモジュール全体とがインターフェースを介して1系統で接続されているため、補助記憶装置のデータ転送速度が、読み出し、書き込み共にフラッシュメモリ自体の動作速度程度にまで低下してしまうものである。

[0006]

【発明が解決しようとする課題】 前述した従来技術は、メモリモジュールにフラッシュメモリとその制御回路のみしか搭載されていないため、メモリモジュールの動作速度が、インタリーブを行ったとしても、 搭載されているフラッシュメモリのアクセス速度の数倍程度にしか高速化されないという問題点を有している。

【発明の詳細な説明】

[0001]

「発明の原する技術分野」本発明は、情報処理装置等の情報機器に使用する記憶装置に係り、特に、半導体ファイル記憶装置等を構成するために好適なフラッジュメモ

【0007】また、前述した従来技術は、バッファとフラッシュメモリとの間の接続系統が一系統しかないため、バッファヘフラッシュメモリからデータを読み込む際に、バッファへのデータ転送の高速化を行うことができず、バッファ内にホストシステムが要求するデータが存在しない場合、ホストシステムへのデータ転送がフラッシュメモリのアクセス速度にまで低下してしまうという問題点を有している。

【0008】 また、前述した従来技術は、ホストシステム が以前にアクセスしてきたチータしかバッファに存在しないため、新たにホストシステム がアクセスしてくるチータを、常にメモリモジュールからその都度読み出さなければならないという問題点を有している。

【0009】さらに、前述の従来技術は、メモリモジュールとメモリモジュールを制御する回路(コントロールモジュール)が1系統でしか接続されていないため、損数のメモリモジュールに並列にアクセスするができず、高速化を図ることが困難であるという問題点を有している。

【0010】本発明の目的は、前述した従来技術の問題点を解決し、メモリモジュール内にバッファを設け、フラッシュメモリへの書込みおよび読み出しデータを一時的にバッファに保存しておくことにより、メモリモジュールに対するデータの入出力を高速化することのできる記憶装置を提供することにある。

【ロロ11】本発明の他の目的は、パッファとフラッシュメモリとの間を複数系統で接続することにより、フラッシュメモリからのデータの入出力を並列化して、パッファとフラッシュメモリとの間のデータの転送を高速化することのできる記憶装置を提供することにある。

【OO12】また、本発明の他の目的は、ホストシステムがアクセスしてきたデータの位置を記録しておき、ホストシステムがアクセスしていない間にパッファに後続するデータを先読みさせておくことにより、以後、ホストシステムがデータを読み出そうとした場合に、要求するデータがパッファ内に存在する確率を上昇させ、結果として、データの読み出し転送速度を向上させることのできる記憶装置を提供することにある。

【0013】 さらに、本発明の他の目的は、コントローラモジュールとメモリモジュールとの間を複数系統で接続するにより、複数のメモリモジュールに並列に異なった指示を与えることができるようにし、これにより、アクセス速度の向上及びメモリモジュールの制御を効率的に行うことを可能にした記憶装置を提供することにあった。

[0014]

【課題を解決するための手段】本発明によれば前記目的は、フラッシュメモリを使用して構成される記憶装置において、複数のフラッシュメモリ及びデータを一時的に保持するための揮発性メモリを用いたバッファ1個から

構成されるメモリモジュールと、該メモリモジュールの 複数個及びそれらを制御するためのコントロールモジュール1個とから構成したことにより、また、前記メモリ モジュールに、フラッシュメモリから予め次に読み込ま れると予測されるデータを読み出し、バッファへ転送する先読みを行う手段を設けたことにより達成される。

【ロロ15】また、前記目的は、前記複数のフラッシュメモリとバッファとを、複数系統のデータバス及び信号バスにより接続し、前記複数のフラッシュメモリが、並列に動作してバッファとの間でデータの授受を行うごとにより、また、前記コントローラモジュールと複数のメモリモジュールとを、複数系統のデータバス及び信号バスにより接続し、前記複数のメモリモジュールが、並列に動作してコントローラモジュールとの間でデータの授受を行うことにより達成される。

【〇〇16】また、前記自的は、コントローラモジュールからメモリモジュールにデータの読み出し要求があった場合、前記メモリモジュールが、要求されてかどうかを判定し、存在すればパッファ内のデータを転送し、でなければフラッシュメモリからデータを読み出して記述することにより、また、前記メモリモジュールが、ブラッシュメモリからデータを読み出してコントローラモシュールに転送した後、後続するデータの先読みすることにより達成される。

【ロロ17】 さらに、前記目的は、コントローラモジュールからメモリモジュールにデータの書き込み要求があった場合、前記メモリモジュールが、メモリモジュール内のバッファに書き込みデータを保存するための領域を確保し、バッファ内に書き込みデータを一時的に保存し、その後、バッファ内に書き込んだデータをフラッシュメモリへ書き込むことにより、また、コントローラッシュールが、メモリモジュールの各種ステータスを読み出して保持し、メモリモジュールの状態を管理する機能を有することにより達成される。

[0018]

【発明の実施の形態】以下、本発明による記憶装置の一 実施形態を図面により詳細に説明する。

【0019】図1は本発明の一実施形態による記憶装置を用いた情報機器システムの構成を示すブロック図、図2は図1に示すコントローラモジュールの構成を示すブロック図、図1に示すメモリモジュールの構成を示すブロック図、図4は図2に示すコントローラモジュール、メモリ間のデータ転送を説明するバスタイミングチャート、図5は図3に示すバスタイミングチャート、図5は図3に示すバスタイミングチャート、図6は図3に示すメモリモジュールの特徴3により、3はパッファ、4はメモリモジュール、5はパッファ、4はメモリモジュール、5はパッファ、4はメモリモジュール、5は

助記修装置、6はホストシステム、7はホストー補助記修装置間パス、8はコンドローラモジュールーメモリモジュール間パス、9はパッファーフラッジュメモリ間パス、201はホストインタフェース、202はステーロールシスタ、204は30にはサービンスを、205はマルナプレクサ、207、222、305はマルチプレクサ、207、222、305はマルチプレクサ、207、222、305はアルス、301はパッファレジスタ、303はデータパス、301はパッファレジス、304はアドレス比較回路、308はECC回路、307とには、300はアドレスパスである。

【0020】本発明の実施形態による記憶装置(以下に説明する実施形態では補助記憶装置と記す)用いて構成される情報機器システム は、図1に示すように、複数のメモリモジュール4と、それを制御するコントローラモジュール1とをコントローラモジュールーとをコントローラモジュール間がス(以下、単にパスという)8により接続した構造を有する補助記憶装置のと、コントローラモジュールでからファストー補助記憶装置間パス(以下、単にパスという)7により接続されるホスト・グステム 6とにより構成される。補助記憶装置5とホストシステム 6とにより構成される。補助記憶装置5とホストシステム 6とにより構成される。補助記憶装置5とホストシステム 6とによりである。補助記憶装置5とホストシステム 6とによりである。

【0021】補助記憶装置5において、コントローラモジュール1とメモリモジュール4とは、バス8を介してデータの送受を行う。そして、メモリモジュール4は、複数のブラッシュメモリ2とバッファ3とをバッファーフラッシュメモリ間バス(以下、単にバスという)9により接続して構成されている。フラッシュメモリ2とバッファ3とは、バス9を介してデータの送受を行う。 【0022】補助記憶装置ちはホストシステム 5とバスフで接続されており、このバスフを通してホストシステム 5とデータの送受を行う。

【0023】コントローラモジュール1ば、その詳細な 構成を図2に示すように、ホストインタフェース201と、コントロールシーケンサ202と、メモリモジュールステータスレジスタ203と、アドレスデコーダ204と、シリアルクロックジェネータ205と、マルらのブレクサ206と、ホストインタフェース201からのデータを他の前述した機器に転送するデータバス207等を主要な構成機器として含んで構成されている。

でと生女体 (はない) では、かんしなが、 かんしない (10024) すでに説明したように、ホストシステム 6 と補助記憶装置5とは、パス7により接続されており、このパス7は、補助記憶装置5の内部でコントローラモ・ジュール1のポストインターフェース201は、ホストシスでいる。ホストインターフェース201は、ホストシスでム 6 とコントローラモジュール1内の他の機器との間に入り、データの入出力を制御すると共に、ホストシステム 6 からのデータと制御信号等の信号とを分離し、制

御信号をコンドロールシーケンサ202に伝える。コントロールシーケンサ202は、コントローラモジュール1内の他の機器及びメモリモジュール4を制御する。【0025】メモリモジュールステータスレジスタ203は、コントローラモジュール1に接続されているなとのはモジュール4のステータス情報を保持し、必要に応4年プコントロールシーケンサ202にメモリモジュール4のステータス情報を転送する。アドレスデュータ201及びコントロールシーケンサ202からアドレスデータがコントロールシーケンサ202からアドレスデータを受け取り、モのアドレスデータをメモリモジュ

ール4 を選択するためのMSE L信号22 1 にチゴード し、コントロールシーケンサ2 D 2 からの指示によりメ モリモシュール 4 の選択を行う。

【0026】 シリアルクロックジェネレータ205は、メモリモジュール4とコントローラモジュール1とがデータの送受を行うときに使用するデータ転送用のクロック信号を生成する。 マルチブレクサ206は、複数のメモリモジュール4のそれぞれに接続されている複数のデータパス222をコントローラモジュール1内のデータパス207に接続するために使用される。 4メモリモジュール4には、数+セクタ単位でインタリーブを行うことが可能なようにアドレスが割り当てられている。

【0027】メモリモジュール4は、その詳細な構成を図3に示すように、パッファコンドロールシーケンサ3 01と、マルチブレクサ3 02と、アドレスパッファレジスタ3 03と、アドレス比較回路304と、アドレスデコーダ3 05と、アドレス比較回路304と、アドレスデコーダ3 05と、SDR AM309と、先読みカウンタ310と、これらの構成機器間でのチータの転送、アドレスデータの転送、コマンドの転送、データの転送、アドレスパス330、対ののよりにパス328とを主要な構成機器として含んで構成されるパッファ3に接続される複数のフラッシュメモリ2を備えて構成されている。

【0028】前述のように構成されるメモリモジュール4において、コントローラモジュール1からの制御信号は、パッファコントロールシーケンサ301で処理される。また、データバス222は、マルチプレクサ30に接続されており、パッファコントロールシーケンサ301に転送する。

【0029】 SDRAM309は、複数のフラッシュメモリ2及びコントローラモジュール1を採由してホストシステム 6から読み込んだデータを一時的に保存するために使用される。 アドレスパッファレジスタ303は、過去にアクセスされたアドレス情報を複数個記録すると共に、SDRAM309に記録されているデータのアド

レスと実際のアドレスとの変換テーブルの役割も果た す。 ぞして、このアドレスパッファレジスタ303は、 バッファコントロールシーゲンザ3 0 1 によって制御さ れ、必要に応じてアドレス情報を他の機器に転送する。 【0030】アドレス比較回路304は、アドレスパッ ファレジスタ30つの内容とコントローラモジュール1 から転送されてきたアドレス情報とを比較判定して、パ ッファコントロールシーケンサ301にその結果を知ら せる。マルチプレクサ3 05は、バッファ 3内のデータ パスコピタとブラッシュメモリ2を接続しているデータ バス333との接続を切り替えるために使用される。 【0031】アドレスチコーダ305は、アドレス情報 からそのアドレスに対応するフラッシュメモリ名を選択 するための信号を生成する。 シリアルクロックジェネレ ータ307は、フラッシュメモリ2へのアクセスのため のシリアルクロックを生成する。ECC回路308は、 フラッシュメモリ2から読み込んだデータのエラー訂正 を行う。先読みカウンタ310は、フラッシュメモリ2 からデータの先読みを行う際に、現在読み込んでいるア ドレスとデータ数とをカウントするために使用される。 【0032】次に、前述したように構成される補助記憶 装置 5のホストシステム 6からのコマントに対する動作 を説明する。

【0033】ホストシステム 6は、バスフを介して補助記憶装置5に対してコマンドを発行する。このとき、コントローラモジュール1内のホストインターフェース201は、ホストシステム 6からのコマンドを制御信号208としてコントロールシーケンサ202は、コマンドに応じた処理を行い、応答が要求されている場合、データバス207に応答データを出力する。そして、コントロールシーケンサ202は、ホストインタフェース201を制御しデータバス207とを接続してホストシステム 5に応答を返す。

【0034】次に、コントローラモジュール1からメモリモジュール4へのコマンドの発行について説明する。【0035】 コントロールシーケンサ202は、マンドを発行に関して、コマンドの発行に関して、コマンドの発行に関して、コマンドの発行に関して、コマンドの発行に関して、コマンドを表行す。といるアドレステータスレジスタ203に出力すると、メモリモジュールステータスレジスタ203に出力する。メモリモジュールステータスレジスタを選をごされたメモ出力する。コントロールシーケンサ20名が表示メロフにコマンドを発行する。「0036】アドレスデータを出力すると、でのアドレスデータを取り込み、メモリモジュールルを変わりと、このアドレスデータを取り込み、メモリモジュールルを変わりとのアドレスデータを取り込み、メモリモジュール4を変のアドレスデータを取り込み、メモリモジュール

択するMSE L信号221を出力する。次に、コントロールシーケンサ202は、メモリモジュール4に発行するコマンドをデータバス207に乗せ、その後、セレクト信号209を発行してマルチプレクサ206を制御し、データバス222を切り替え、メモリモジュール4に対してコマンドを発行する。

【0037】 このコマンド発行時のコントローラモジュール1とメモリモジュール4との間のパスタイミングを図4(a)に示しており、以下、これについて説明する。

【0038】MS E L信号 221を立ち上げると、メモリモジュール4が選択された状態になる。メモリモジュール4は、バッファゴントロールシーケンサ301がMSE L信号 221の立ち上がりにより、内部処理を中断し待機状態とされる。次に、MW E信号 211が立ちとしりにはいると、バッファコントロールシーケンサ3011は、データバス222とコマンドバス328とを接続させ、MR/B信号 212を立ち下げる。MR/B信号 212を立ち下が多いス222 212 コマンドを出がし、シリアル20を出力する。

【0039】 パッファコントロールシーケンサ301は、MSC信号220の立ち下がりで、コマンドバス328上のコマンドを取り込み、セレクト信号311をマルチプレクサ302に発行して、データバス222とデータバス329とを接続させる。

【0040】コントローラモジュール1は、同様の手順により、データ数とコマンドに付随するデータをデータバス222に出力し、MSO信号220を出力する。これらのデータは、データバス329に出力される。パッファコントロールシーケンサ301は、これらのデータを取り込むと共に、関連するメモリモジュール4を制御し、これらのデータを取り込ませコマンド実行の準備を行う。コマンドとそれに付随するデータの転送が終了すると、パッファコントロールシーケンサ301は、残りの処理を行い処理が完了すると、MR/B信号212を立ち上げる。

【0041】 これにより、コントロールシーケンサ202は、MWE信号211を立ち下げ、アドレスデコーダ204は、MSEL信号221を立ち下げる。この結果を受けて、バッファコントロールシーケンサ301は、マルチブレクサ302を制御し、データバス222とデータバス329との接続を切り離す。以上により、コマンドのを学がなてする。

ンドの転送が終了する。 【0042】次に、ホストシステム 6からの読み出し要 求に対する補助記憶装置5の動作を説明する。

【の D 4 3】 ホストシステム 6がパス7を介して補助記 懐装置5にデータの読み出し要求を出す。このとき、コ ントローラモジュール1内のホストインダーフェース201は、ホストシステム 6からの読み出し要求を制御信号208としてコントロールシーゲンザを202に反求を記する。コントロールシーケンサクフェース201を訴み出し要取して、ホストシステム 6からパスアを介して転送されてきた情報をデータパス207に乗せる。これらの情報は、一旦、コントロールシーケンサ202に取り込まれる。コントロールシーケンサ202は、ホストシステム 6から受け取った情報に挙してで、データを読み出すメモリモジュール4のアドレスを計算し、アドレス信号216と806信号218とをメモリモジュールステーダスレジスダ203に出力する。

【0044】 メモリモジュールステータスレジスタ20 3は、指定されたメモリモジュール4のステータス情報 をデータバス207に出力する。コントロールシーケン サ202は、このステータス情報をチェックし、デ を読み出すべきメモリモジュール4を選択し、次に、データパス207にアドレスデータを出力する。アドレス デコーダ204ば、コントロールシーケンサ202がS ET信号215を出力することにより、このアドレスデ ータを取り込み、メモリモジュール 4 を選択するMSE L信号221を出力しメモリモジュール4を選択する。 【0045】コントロールシーケンサ202は、メモリ モジュール4に対して、前述したコマンド発行手順によ り読み込み要求コマンドを発行する。このとき、メモリ モジュール4に転送されてきたアドレス情報は、アドレ スパッファレジスタ303内の情報とアドレス比較回路 304により比較され、一致するアドレスがあ るか否か がチェックされる。このチェックで一致が得られれば、 アドレス比較回路304は、H/M信号315を立ち上 げて、 ヒット したことをバッファコントロールシーケン サ301に伝える。 このとき、ホストシステム 5が要求 するデータは、SDRAM309に保存されているの で、バッファコントロールシーケンサ301は、MR/ 日信号212を立ち上げる。前述のチェックで一致が得 られず、ヒットしなかった場合、アドレスバッファレジ スタ303にこのアドレスを保存し、フラッシュメモリ 2よりデータを読み出さなければならない。

【0046】そのため、パッファコントロールシーケンサ301は、後述するフラッシュメモリ2からのデータ読み出し手順に基づいて、フラッシュメモリ2をデータパス329に接続し、MR/B信号212を立ち上げる。コントロールシーケンサ202は、MR/B信号212を確認すると、ホストインターフェース201に制御信号208を発行してホストインタフェース201に制御し、パスフとパス207とを接続してデータ転送を可能とする。これにより、メモリモジュール4か6出力されるデータが直接ホストシステム 6に転送可能とな

【0047】前述したメモリモジュール4からのデータ 読み出し時のパスタイミングを図4(b)に示してお り、以下、これについて説明する。

【0048】図4(b)に示すように、コントロールシーケンサ202がMSEL信号221を立ち上げると、メモリモジュール4内のパッファコントロールシーケ2に発行し、データパス222とデータルメス322に統合代表。 次に、コントロールシーケンサ202がルサ202ががらませる。 次に、コントロールシーケンサ201は、前述したヒットが否かの制御でし、データの先前がテータの先前がテータの先前がアントロールシーケンサ301は、アクス222に出りの書き込み出して、データを読み出して、データの表してそのデータを読み出して、データを表み出して、データを表み出して、データを表み出して、データの後のでは、スクラックをよりの後、パッファコントロールシーケンサ301は、MR/B信号212を立ち下げる。

【D D 49】 MR/B信号212の立ち下がりを確認し たコントロールシーケンサ202は、シリアルクロック ジェネレータ205を制御し、MSC信号220を出力 する。コントローラモジュール 1 は、MS C信号 2 2 0 の立ち下がりで、メモリモジュール4から転送されてき たデータを取り込み、ホストシステム 5へ転送する。ま バッファコントロールシーケンサ301は、MSC に 信号220の立ち下がりで、SDRAM309あ るいは フラッシュメモリ2からデータを読み出して、そのデー タをデータパス222へ出力する。全てのデータが転送 されると、パッファコントロールシーケンサ301は、 MR/B信号212を立ち上げる。コントロールシーケ ンサ202は、MR/B信号212の立ち上がりを確認 すると、MOE信号210を立ち下げる。 パッファコン トロールシーケンサ301は、MOE信号210の立ち 下がりを確認すると、マルチプレクサ302を制御し、 データバス222とデータバス329との接続を切り離 す。最後に、コントロールシーケンサ202は、MSE L信号221を立ち下げ、メモリモジュール 4の選択を 解除してデータの読み出し処理を終了する。

【0050】ホストシステム 6が要求するデータ量が多い場合、メモリモジュール4へのアドレスの割り当て数が数十セクタ単位のインタリーブになっているので、複数のメモリモジュール4からデータを読み 出すことにむる。この場合、図示本発明の実施形態は、もメモリモジュール4年にバス及び制御線が完全に独立しているので、それぞれのメモリモジュール4を並列に制御することができる。また、データ転送に関しては、マルチブスクザ206を制御して、データバス222とデータバス207とを交互に接続することによりインターリーブを行う。このようにして読み出されたデータがホストシス

テム 5に転送される。

【0051】次に、ホストシステム 5からのデータの書込み要求に対する補助記憶装置5の動作を説明する。

【0052】ホストシステム 6は、バスブを介して補助記憶装置5にデータの書き込み要求を出す。このとき、コントローラモジュール 1内のホストインターフェース 201は、ホストシステム 6からの書き込み要求を制御信号 208としてコントロールシーケンサ202は、デーダの書き込み要求を確認すると、ホストインターフェース201を 3 まで、ホストシステム 6からバス7を介して転送されてきた情報をデータバス207に乗せる。これり込まれる。

【0053】コントロールシーケンサ202は、ホストシステム から受け取った情報に基づいて、データを書き込むメモリモジュール4のアドレスを計算し、アドレス信号216とROE信号218とをメモリモジュールステータスレジスタ203に出力する。メモリモジュールスステータスレジスタ203は、指定されたメモリモジュール4のステーダス情報をデータバス207に出力する。コントロールシーケンサ202は、このステータス情報をチェックし、データを書き込むべきメモリモジュール4を選択する。

【0054】次に、コントロールシーケンサ202は、データバス207にアドレスデータを出力する。アドレスデータを出力する。アドレスデコーダ204は、コントロールシーケンサ202がデータを取り込み、メモリモジュール4を選択するMSEL信号221を出力してメモリモジュール4を選択する。コントロールシーケンサ202は、メモリモジュール4に前述ですでに説明したコマンド発行手順により、書き込み要求コマンドをメモリモジュール4へ発行する

【0055】メモリモジュール4は、バッファコントロールシーケンサ301が、転送されてきた書き込み先アドレス情報をアドレスバッファレジスタ303に保存する。そして、バッファコントロールシーケンサ301は、書き込むデータ数に関する情報に基づいて、SDRAM309内の一番古いデータを破棄し、書き込ま12を介容を保存する領域を確保して、MR/B信号212を立ち上げる。コントロールシーケンサ202は、このMR/B信号212を確認すると、ホストインターフェース201に制御信号208を発行してホストインタフェース201を制御能し、バスフとバス201を対した、エスフレーを対してデータ転送を可能にする。これにより、ホストシステム 5から転送されてくるデータをメモリモジュール4へ転送することが可能となる。

【0056】前述したメモリモジュール4へのデータの 書込み時のパスタイミングを図4(c)に示しており、 以下、これについて説明する。

【0057】図4 (o) に示すように、コントロールシーケンサ202がMSE上信号221を立ち上げると、メモリモジュール4内のパッファゴントロールシーケンサ301は、セレクド信号311をマルチブレクサ302に発行し、データパス222とデータパス329とを接抜させる。次に、ゴントロールシーケンザ202がMW自信号211を立ち上げると、パッファコントロールシーケンサ301は、SDRAM309に含き込むデータの先頭アドレスを出力し、MR/B信号212を立ち下げる。

【0058】コントロールシーケンサ202は、ホストインターフェース201を制御し、ホストシステム 6からの書き込みデータをデータバス222に出力させる。次に、コントロールシーケンサ202は、シリランシェネレータ307を制御し、MSC信号で、バックシェネレータ307を制御し、サリラン・ファコントロールシーケンサ301は、データバス329に取り込み、SDRAM309へ書き以下ルクリアコントロールシーケンサ301は、シリアルクロックジェネレータ307を制御し、MSC信号2カックジェネレータ307を1を1を1を1といる。ステム 6から次のデータを受け取る。

【0059】同様な手順により、メモリモジュール4へ書き込むデータの全でが転送される。メモリモジュール4の4がすべてのデータを受け取るとは、パッファコントロールシーケンサ202は、これを確認すると、MWE信号211を確認すると、MWE信号211を確認すると、のサイン・ロールシーケンサ201は、MWE信号211の元がよりを確認すると、マルチブレクサ302を制りりましたがりを確認すると、マルチブレクサ302を制りりましたが、ス222とデータバス222とデータバクサ202との接続に、コントロールシーケンサ202との接続に、コントロールシーケンサ202との選択を解除してデータの書き込み処理を終了する。

【0060】書き込むデータ数が多い場合、書き込みが 複数のメモリモジュール4に対して行われることにな る。図示本発明の実施形態は、メモリモジュール4に対 する制御線が互いに独立しているので、書き込みの対象 になるメモリモジュール4を並列に制御することができ る。この場合のデータの書込みに関しては、読み出しの 場合と同様に、データバス207に対してデータバス2 22を交互に接続して、インタリーブを行い複数のメモ

【0061】 次に、ホストシステム 6からのアドレスがない場合の補助記憶装置5の動作を説明する。補助記憶装置5にホストシステム 6からアクセスがない場合、補助記憶装置5のコントロールシーケンサ202は、メモリモジュール4からステータス情報を読み出し、メモリ

リモジュール4に対して書き込みが行われる。

モジュールステーダスレジスタ203を更新する。 【0052】この動作のため、コントロールシーケンサ 202は、ステータス情報を取り出したレメモリモジュ ール4のアドレス情報をデータバス207に乗せ、SE T信号215を発行してアドレステコーダ204にアド レス情報を取り込ませる。 次に、コントロールシーケン サ202は、マルチプレクサ206にセレクト信号20 9を発行して、ステータス情報を取り出すメモリモジュ ール4のデータバス222とデータバス207とを接続 させる。ステータス情報取り出し時のメモリモジュール のパスタイミングは、前述で説明した図4 (b) のメモ リモジュール 4からのチータの読み出しの場合と同様で ある。このとき転送されてくるステータス情報は、コン トロールシーケンサ202が、アドレス信号21.6とR WE信号219とを出力すると、メモリモジュールステ - タスレジスタ203に取り込まれる。以上の手順は、 コントローラモジュール 1 に接続されているすべてのメ モリモジュール4のステータステータを読み込むまで行 われる.

【0053】次に、バッファ3がフラッシュメモリ2へ コマンドを発行する場合の動作を説明する。

【0064】 バッファコントロールシーケンサ301は、セレクト信号316をマルチブレクサ305に発行して、コマンドを発行するフラッシュメモリ2と接続されているデータバス333とデータバス329とを接続させる。

【0055】このパッファ3がフラッシュメモリ2へコマンドを発行するときのパスタイミングを図5 (a)に示しており、以下、これについて説明する。

【0066】 パッファコントロールシーケンサ301は、データバス329に、コマンドを発行したいフラッシュメモリ2のアドレスデータを出力し、セレクト信号317をアドレスデコーダ306に発行する。アドレスデータとセレクトにスデータとセレクトにステータとセレクトにファーグ301を発行したいフッシュメモリ2のFSEL信号331を立ち上げる。パッファコントロールシーケンサ301がFWE信号319を立ち上げると、指定されたフラッシュメモリ2は、コマンドを受け付けるモードになり、FR/B信号31を立ち下げる。パッファコントロールシーケンサフトロールシーケンサフリーをシーゲンサアルコは、コマジェネレータ307を制御してFSC信号33クレッさする。

【0067】 フラッシュメモリ2は、FSC信号332の立ち下がりで、コマンドを取り込む。同様な手順で、コマンドに付随して送付されるデータ数、データが転送される。全てのデータ転送が終了すると、フラッシュメモリ2は、FR/B信号318を立ち上げる。パッファコントロールシーケンサ301は、これを確認すると、FWE信号319を立ち下げ、セレクト信号317をア

ドレスデコーダ306に出力してFSEL信号331を 立ち下げ、フラッシュメモリ2の選択を解除して、フラッシュメモリ2へのコマンドの発行の処理を終了する。 【0068】次に、バッファ3がブラッシュメモリ2からデータを読み出す場合の動作について説明する。

【0069】 バッファコントロールシーケンサ301は、セレクト信号316をマルチプレクサ305に発行して、データを読み出すフラッシュメモリ2に接続されているデータバス333とデータバス329とを接続させる。フラッシュメモリ2からのデータの読み出しコマンドを、前述したコマンド発行手順に従ってフラッシュメモリ2へ発行する。

【ロウフロ】コマンド転送後のパッファミヘフラッシュメモリ2からデータを転送するときのパスタイミングを図う(b)に示しており、以下、これについて説明する。

【0071】アドレスデコーダ305は、コマンドを発行したいフラッシュメモリ2のFSEL信号331を立ち上げる。パッファゴントロールシーケンサ301は、FOE信号325と上げる。これにとなり、FRインメモリ2は、データを出力するモードとなり、FRインス・ロールシーケンサ301は、シリア312とのアインを開発する。アンス・コントロールシーケンサ301は、データルス3302とSWE信号325とと出力して、アクス329上のデータを取り込ませる。

【0072】フラッシュメモリ2は、FSC信号332が完全に立ち下がると、次のデータを出力するので、前述したと同様な手順でデータがSDRAM309に転送される。全てのデータが転送されると、フラッシュメモリ2が、FR/B318信号が立ち上げるので、バッファコントロールシーケンサ301は、FOE信号320を立ち下げ、シリアルクロックジェネレータ307に指示を出して、FSC信号332を立ち下げフラッシュメモリ2の選択を解除する。

【0073】次に、バッファ3がフラッシュメモリ2へ データを書き込む場合の動作について説明する。

【0074】バッファコントロールシーケンサ301は、セレクト信号316をマルチプレクサ305に発行して、データを書き込むフラッシュメモリ2に接続されているデータバス333とデータバス329とを接続させる。フラッシュメモリ2へのデータの書き込みコマンドを、前述で説明したコマンド発行手順によりフラッシュメモリ2へ発行する。

【0075】コマンド転送後、パッファ3がフラッシュメモリ2ヘデータを書き込むときのパスタイミングを図5(c)に示しており、以下、これについて説明する。

【0076】バッファコントロールシーケンサ301は、アドレスバッファレジスタ303を操作し、データバス329にデータを書き込みたいフラッシュメモリ2のアドレスデータを出力し、センクト信号317をアドレスデータのでは、アドレスデータととでした。アドレスデータとととりたは、アドレスデータとをき込みたいフラッシュメークに対するFSEL信号331を立ち上げる。バッファコントロールシーケンシュメモリとは、データを受け付していて、アドレス330とSOE信号324とを発行する。アドレス330とSOE信号324とを発行する。

【0:077】 SDRAM309は、データをデータバス329に出力し、SR/B信号323をパッファコントローをシーケンサ301へ出力する。パッファコントローをシーケンサ301へ出力する。パッファコントロールシーケンサ301へに信号332を出力させるがりで、9307を制御し下SC信号号332を出力させるがりで、9からブラッシュメモリ2は、FSC保持により、SDRAM309からブラッシュメモリ2へデータの転送が行われる。全てのデータ転送が終了すると、フラッシュメモリ2とは、FR/B信号319を立ち上げでで、ファードレールシーケーは、これを確認すると、アドレカールシーケーは、これを確認すると、アドウラッシュメモリ2の選択を解除する。

【0078】次に、バッファ3がフラッシュメモリ2からステータスデータを読み出す場合の動作について説明する。

【0079】パッファコントロールシーケンサ301は、セレクト信号316をマルチブレクサ305に発行して、データを読み出すフラッシュメモリ2に接続されているデータパス333とデータパス329とを接続させる。ステータスデータを読み出しは、データの読み出しの場合と同様に、図5(b)により説明した手順により、パッファ3ペフラッシュメモリ2からステータスデータを読み出すことにより行われる。

【0080】メモリモジュール4がコントローラモジュール1からアクセスされていないとき、バッファコントロールシーケンサ301は、図6に示すフローに従ってブラッシュメモリ2へのアグセスを行って内部処理を行う。以下、図6を参照してその処理動作を説明する。

【0081】 (1) バッファコントロールシーケンサ3 01は、アドレスパッファレジスタ303を検索し、S DRAM309内にまたフラッシュメモリ2へ書き込まれていないデータが存在するか否かをチェックし、フラッシュメモリ2へ書き込まれていないデータが存在した場合、SDRAM302からフラッシュメモリ2へ前述 した書き込み手順に基づいてデータを書き込んで処理を 終了する(ステップ501、508)。

は了する(ステップ601、608)。 【0082】(2)スデップ601のチェックで、フラッシュメモリ2へ書き込まれていないデータが存在しなかった場合、バッファコントロールシーケンサ301 は、アドレスバッファレジスタ303を参照し、SDRAM309に先読みを行うための空き領域があるかどうかをチェックし、空き領域がなかった場合、何もせずにが理を終了する(ステップ602)。

処理を終了する(ステップ 602)。 【0083】(3)ステップ 602のチェックで、SD RAM309に空き領域があった場合、最後にコントローラモジュール1よりアクセスされたアドレスの次のアドレスを先読みカウンタ310にセットする(ステップ 603)。

【〇〇84】 (4) ぞして、先読みカウンタ310にセットしたアドレスのデータを、前述の読み出し手順を使用してフラッシュメモリ2から読み出し、そのデータをSDRAM309に軽送する(ステップ604、605)。

【0085】(5) ステップ605でのデータの転送後、先読みカウンタ310をインクリメントし、アドレスハッファレジスタ303を更新する。そして、SDR AM309に空き領域あ るか否かをチェックし、空き領域があ れば、ステップ604からの処理よ繰り返し実行し、空き領域がなくなれば、先読みの処理を停止する(ステップ606、607)。

【0086】 耐速したデータの先読みの処理において、データバス329のデータ幅がデータバス333のデータ幅のデータがス333のデータ幅の数倍のデータ幅を有する場合、複数のフラッシュメモリ2から同じにデータを先読みすること、メラッシュールへの書込みデータを、メモリー銀短への書込みデータのよう、同一領域への書き込みデータのよう。というでは強い、メラッシュメモリへ転送すればよい。これでは、フラッシュメモリへを送りません。これでは、フラッシュメモリへの書きない。これできる。フラッシュメモリの寿命を延ばすことができる。

【0088】本発明の実施形態は、補助記憶装置を独立した複数のメモリモジュールにより構成し、これらを、コントローラモジュールと複数の系統により接続しているので、個々のメモリモジュールを独立して並列に動けさせることができる。そして、それぞれが個別にバッファを備えており、それぞれのパッファに先読み機能が搭載されているので、メモリモジュールのデータの読み出し及び書き込みを共に高速に行うことができる。

【0089】 さらに、前述した本発明の実施形態は、コントローラモジュールとメモリモジュールとの信号を規格化することにより、フラッシュメモリやバッファ容全の異なったメモリモジュールを同時に使用するようにす

ることができ、個々のホストシステム に応じた最適な補 助記憶装置を構成することが可能である。

10:0:9.01

[発明の効果] 以上説明したように本発明によれば、メ モリモジュールに対するデータの入出力を高速化するこ とができ、バッファとフラッシュメモリとの間のデータ の転送を高速化することができる。

【ロロ91】また、本発明によれば、パッファに後続するデータを先読みさせておくことができるため、ホスト システム がデータを読み出そうとした場合に、要求する テータがパッファ内に存在する確率を上昇させ、結果と して、データの読み出し転送速度を向上させることがで きる。記憶装置を提供することにある。

【0092】さらに、本発明によれば、複数のメモリモ ジュールに並列に異なった指示を与えることができ、こ れにより、アクセス速度の向上及びメモリモジュールの 制御を効率的に行うことができる。

【図面の簡単な説明】

[図 1] 本発明の一実施形態による記憶装置を用いた情報機器システム の構成を示すブロック図である。

【図2】図1に示すコントローラモジュールの構成を示 すプロック図である.

【図3】図1に示すメモリモジュールの構成を示すブロ ック図である.


【図4】図2に示すコントローラモジュール、メモリモ ジュール間のデータ転送を説明するパスタイミングチャ ートである.


【図5】図3に示すバッファ、フラッシュメモリ間のデ


ータ転送を説明するバスタイミングチャートである。 【図6】図3に示すメモリモジュールの待機時の動作を 説明するフローチャートである。 【符号の説明】


- 1 コントローラモジュール 2 フラッシュメモリ
- 3 パッファ
- 4 メモリモジュール
- 5 補助記憶装置
- 6 ホストシステム
- 7 ホストー捕助記憶装置間バス
- 8 コントローラモジュールーメモリモジュール間バス
- 9 パッファーフラッシュメモリ間バス
- 201 ホストインタフェース
- 202 コントロールシーケンサ 203 メモリモジュールステータスレジスタ
- 204、306 アドレスデコーダ

- 205、307 シリアルグロックジェネレーダ 205、307 シリアルグロックジェネレーダ 206、302、305 マルチブレクサ 207、222、329、333 データバス 301 パップァコンドロールシーケンサ
- 303 アドレスパッファレジスタ
- アドレス比較回路 304
- 308 ECC回路
- 309 SDRAM
- 3 1.0 先読みカウンタ
- コマンドバス 328
- 330 アドレスパス














(a) コントローラモジュール、メモリーモジュール印バスタイミング(ユマンド発行)




(b) コントローテモジョール、メチリーモジュール団パスタイミング(データ数み込み時)



(c) コントローラモジュール、メモリーモジュール簡パスタイミング(データ書込み時)





プロンドベー ジの勅 き

(51) int.Cl27 G O 6 F 12/08

設別記号

FI GO:6F 12/08

テーマコート"(参考)

Q

(72)発明者 片山 国弘 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム 開発研究所内 (72)発明者 中村 一男 東京都小平市上水本町五丁目20番11号 株 式会社日立製作所半路体グループ

Fターム (参考) 5B005 JJ11 KK12 LL11 MM21 NN22

NN71 58060 CA07 CA12 CB01 58065 BA05 CA07 CA12 CC08 CE12

CHO1 CHO5 CH13 ZA13